

# CD4051 八选一模拟开关

## 1、概述

CD4051是一款八选一模拟开关电路，内置3个地址选择端(A0~A2)，低有效的使能输入端( $\bar{E}$ )，8路独立的输入/输出端(Y0~Y7)及公共输入/输出端(Z)。

电路内部有8个双向模拟开关，每个开关的一端连接到独立的输入/输出(Y0~Y7)端，另一端连接到公共的输入/输出(Z)端。

当 $\bar{E}$ 为低电平时，通过A0~A2选择一个通路的开关处于低阻导通状态。当 $\bar{E}$ 为高电平时，A0~A2设置无效，所有开关处于高阻阻断状态。如果需要切换开关状态，就必须使用使能输入端( $\bar{E}$ )。

$V_{DD}$ 和 $V_{SS}$ 是连接到数字控制输入端(A0~A2和 $\bar{E}$ )的电源电压。( $V_{DD}-V_{SS}$ )的范围是3~9V。模拟输入输出(Y0~Y7和Z)能够在最高 $V_{DD}$ ，最低 $V_{EE}$ 之间变化。 $V_{DD}-V_{EE}$ 不会超过9V。

对于用做数字多路选择开关， $V_{EE}$ 和 $V_{SS}$ 是连在一起的(通常接地)。

CD4051主要应用于模拟多路选择开关、数字多路选择开关及信号选通。

封装形式：DIP16 / SOP16 / SSOP16 / TSSOP16

## 2、功能框图及引脚说明

### 2.1、框图

#### 2.1.1、功能框图




图 1、功能框图

2.1.2、单个开关电路图




图 2、单个开关的原理图

2.1.3、逻辑图





图 3、电路内部逻辑图

## 2.2、引脚排列图



## 2.3、引脚说明及结构原理图

引脚	符 号	功 能	引脚	符 号	功 能
1	Y4	独立输入/输出端	9	A2	选择输入端
2	Y6	独立输入/输出端	10	A1	选择输入端
3	Z	公共输入/输出端	11	A0	选择输入端
4	Y7	独立输入/输出端	12	Y3	独立输入/输出端
5	Y5	独立输入/输出端	13	Y0	独立输入/输出端
6	$\bar{E}$	使能输入端（低电平有效）	14	Y1	独立输入/输出端
7	V <sub>EE</sub>	负电源电压	15	Y2	独立输入/输出端
8	V <sub>SS</sub>	接地	16	V <sub>DD</sub>	正电源电压

## 2.4、功能说明（真值表、逻辑关系等）

输入				沟道导通
$\bar{E}$	A2	A1	A0	
L	L	L	L	Y0 — Z
L	L	L	H	Y1 — Z
L	L	H	L	Y2 — Z
L	L	H	H	Y3 — Z
L	H	L	L	Y4 — Z
L	H	L	H	Y5 — Z
L	H	H	L	Y6 — Z
L	H	H	H	Y7 — Z
H	×	×	×	-

注：1. H 是高电平状态（较高的正电压）

2. L 是低电平状态（较低的正电压）

3. " × " 是任意状态

### 3、电特性

#### 3.1、极限参数

除非另有规定,  $T_{amb}=25^{\circ}\text{C}$

参数名称	符号	条件	额定值	单位	
正电源电压 (1)	$V_{DD}$		-0.5~+12	V	
负电源电压 (1)	$V_{EE}$	以电源为参考点	-12~+0.5	V	
输入电压范围	$V_I$		-0.5~ $V_{DD}+0.5$	V	
开关导通电流	I		±10	mA	
功耗 (2)	$P_D$	-40°C ~	DIP16	700	mW
		+85°C	SOP16/SSOP16/TSSOP16	500	mW
每个输出端的功耗	$P_o$		100	mW	
工作环境温度	$T_{amb}$		-40~+85	°C	
贮存温度	$T_{stg}$		-65~+150	°C	
焊接温度	$T_L$	10 秒	DIP	245	°C
			SOP	250	

注:

- 1、为了避免电源电流从 Z 端流出, 当开关电流从 Y 端流入时, 该开关两端的压降应不超过 0.4V。如果开关电流从 Z 端流入时, Y 端将无电源电流输出, 这样开关两端的压降将无限制, 但是 Y 端和 Z 端的电压将不能高于  $V_{DD}$  或小于  $V_{EE}$ 。
- 2、DIP16 封装: 当  $T_{amb}$  大于 70°C 时, 温度每升高 1°C, 额定功耗减少 12 mW;  
SOP16 封装: 当  $T_{amb}$  大于 70°C 时, 温度每升高 1°C, 额定功耗减少 8mW;  
SSOP16/TSSOP16 封装: 当  $T_{amb}$  大于 60°C 时, 温度每升高 1°C, 额定功耗减少 5.5mW。

#### 3.2、推荐使用条件:

$T_{amb} = 25^{\circ}\text{C}$ ;  $R_L = 10\text{ k}\Omega$ ;  $C_L = 50\text{ pF}$ ;  $\bar{E} = V_{DD}$  (方波);  $V_{is} = V_{DD} = 5\text{ V}$

参数	符号	条件	最小	典型	最大	单位
电源电压	$V_{DD}$		3.0	5.0	9.0	V
电源电压	$V_{EE}$		-6.0		0	V
电源电压	$V_{DD} - V_{EE}$		3.0		9.0	V
输入电压	$V_I$		0	-	$V_{DD}$	V
输出无效时间 (高电平→关断)	$t_{PHZ}$	$\bar{E} \rightarrow Z$ 或 $\bar{E} \rightarrow Y_n$		85	170	ns
输出无效时间 (低电平→关断)	$t_{PLZ}$	$\bar{E} \rightarrow Z$ 或 $\bar{E} \rightarrow Y_n$		115	230	ns
输出使能时间 (关断→高/低电平)	$t_{PZH}, t_{PZL}$			40	80	ns
数字输入端输入电容	$C_i$				7.5	pF

**3.3、电气特性**

**3.3.1、直流特性 1** (未有特殊说明,  $V_{SS}=0V$ ,  $T_{amb} = 25^{\circ}C$ )

参数	符号	测试条件		最小	最大	单位
静态电流	$I_{DD}$	$V_I=V_{DD}$ 或 $V_{SS}$ , $I_O=0A$	$V_{DD}=5V$		20	$\mu A$
			$V_{DD}=9V$		40	
输入高电平电压	$V_{IH}$	$ I_O  < 1\mu A$	$V_{DD}=5V$ , $V_O=0.5V$ 或 $4.5V$	3.5		V
			$V_{DD}=9V$ , $V_O=0.5V$ 或 $8V$	7.0		
输入低电平电压	$V_{IL}$	$ I_O  < 1\mu A$	$V_{DD}=5V$ , $V_O=0.5V$ 或 $4.5V$		1.5	V
			$V_{DD}=9V$ , $V_O=0.5V$ 或 $8V$		3.0	
输入漏电流	$I_{LI}$	$V_I=0V$ 或 $9V$ , $V_{DD}=9V$			0.3	$\mu A$
3 态输出漏电流	$I_{OZ}$	$V_{DD}=9V$	输出到 $V_{DD}$		1.6	$\mu A$
			输出到 $V_{SS}$		-1.6	$\mu A$
数字输入端输入电容	$C_i$				7.5	pF

**3.3.2、直流特性 2** (未有特殊说明,  $V_{SS}=0V$ ,  $T_{amb} = 25^{\circ}C$ , 测试线路图见图 4)

参数	符号	测试条件		典型值	最大	单位
导通电阻	$R_{ON}$	$V_{IS}=0V \sim V_{DD} - V_{EE}$	$V_{DD} - V_{EE} = 5V$	350	2500	$\Omega$
			$V_{DD} - V_{EE} = 9V$	80	245	
		$V_{IS}=0V$	$V_{DD} - V_{EE} = 5V$	115	340	
			$V_{DD} - V_{EE} = 9V$	50	160	
		$V_{IS}= V_{DD} - V_{EE}$	$V_{DD} - V_{EE} = 5V$	120	365	
			$V_{DD} - V_{EE} = 9V$	65	200	
任意两个通道之间导通电阻的变化	$\Delta R_{ON}$	$V_{IS}=0V \sim V_{DD} - V_{EE}$	$V_{DD} - V_{EE} = 5V$	25		$\Omega$
			$V_{DD} - V_{EE} = 9V$	10		
关断态漏电流	$I_{L(OFF)}$	$V_{SS}=V_{EE}$ , $V_{DD} - V_{EE} = 9V$ ,	所有通道关, $\bar{E} = V_{DD}$		1000	nA
			任意通道, $\bar{E} = V_{SS}$		200	nA

**3.3.3、直流参数 3** (未有特殊说明,  $V_{SS}=0V$ ,  $T_{amb} = -40^{\circ}C$ )

参数	符号	测试条件		最小	最大	单位
静态电流	$I_{DD}$	$V_I=V_{DD}$ 或 $V_{SS}$ , $I_O=0A$	$V_{DD}=5V$		20	$\mu A$
			$V_{DD}=9V$		40	
输入高电平电压	$V_{IH}$	$ I_O  < 1\mu A$	$V_{DD}=5V$ , $V_O=0.5V$ 或 $4.5V$	3.5		V
			$V_{DD}=9V$ , $V_O=0.5V$ 或 $8V$	7.0		
输入低电平电压	$V_{IL}$	$ I_O  < 1\mu A$	$V_{DD}=5V$ , $V_O=0.5V$ 或 $4.5V$		1.5	V
			$V_{DD}=9V$ , $V_O=0.5V$ 或 $8V$		3.0	
输入漏电流	$I_{LI}$	$V_I=0V$ 或 $9V$ , $V_{DD}=9V$			0.3	$\mu A$

3 态输出漏电流	$I_{OZ}$	$V_{DD}=9V$	输出到 $V_{DD}$	1.6	$\mu A$
			输出到 $V_{SS}$	-1.6	$\mu A$

**3.3.4、直流参数 4**（未有特殊说明， $V_{SS}=0V$ ， $T_{amb}=85^{\circ}C$ ）

参数	符号	测试条件	最小	最大	单位
静态电流	$I_{DD}$	$V_I=V_{DD}$ 或 $V_{SS}$ , $I_O=0A$	$V_{DD}=5V$	150	$\mu A$
			$V_{DD}=9V$	300	
输入高电平电压	$V_{IH}$	$ I_O <1\mu A$	$V_{DD}=5V, V_O=0.5V$ 或 $4.5V$	3.5	V
			$V_{DD}=9V, V_O=0.5V$ 或 $8V$	7.0	
输入低电平电压	$V_{IL}$	$ I_O <1\mu A$	$V_{DD}=5V, V_O=0.5V$ 或 $4.5V$	1.5	V
			$V_{DD}=9V, V_O=0.5V$ 或 $8V$	3.0	
输入漏电流	$I_{LI}$	$V_I=0V$ 或 $9V, V_{DD}=9V$		1.0	$\mu A$
3 态输出漏电流	$I_{OZ}$	$V_{DD}=9V$	输出到 $V_{DD}$	12.0	$\mu A$
			输出到 $V_{SS}$	-12.0	$\mu A$

**3.3.5、交流参数1**( $V_{EE}=V_{SS}=0V$ ;  $R_L=10k\Omega$ ;  $C_L=50pF$ ;  $T_{amb}=25^{\circ}C$ ; 输入传输时间 $\leq 20ns$ )

参数名称	符号	测试条件	典型	最大	单位	
传输延时 $Z \rightarrow Y_n$ ; $Y_n \rightarrow Z$	$t_{PHL}$	$\bar{E}=V_{SS}; Vis=V_{DD}$ (方波) 见图 10, 图 6, 注 1	$V_{DD}=5V$	15	30	ns
	$t_{PLH}$		$V_{DD}=9V$	5	10	ns
高到低的传输延时 $A_n \rightarrow Y_n$ ; $A_n \rightarrow Z$	$t_{PHL}$	$\bar{E}=V_{SS}; A_n=V_{DD}$ (方波) 见 图 11, 图 6, 注 1, 注 2	$V_{DD}=5V$	150	300	ns
			$V_{DD}=9V$	60	120	ns
低到高的传输延时 $A_n \rightarrow Y_n$ ; $A_n \rightarrow Z$	$t_{PLH}$	$\bar{E}=V_{SS}; A_n=V_{DD}$ (方波); $Vis=V_{DD}$ 见图 11, 图 6, 注 1, 注 2	$V_{DD}=5V$	150	300	ns
			$V_{DD}=9V$	65	130	ns
高到关的输出禁止时间 $\bar{E} \rightarrow Y_n$ ; $\bar{E} \rightarrow Z$	$t_{PHZ}$	$\bar{E}=V_{DD}$ (方波); $Vis=V_{DD}$ 见图 12, 图 6, 注 1	$V_{DD}=5V$	120	240	ns
			$V_{DD}=9V$	90	180	ns
低到关的输出禁止时间 $\bar{E} \rightarrow Y_n$ ; $\bar{E} \rightarrow Z$	$t_{PLZ}$	$\bar{E}=V_{DD}$ (方波); $Vis=V_{EE}$ 见图 12, 图 6, 注 1	$V_{DD}=5V$	145	290	ns
			$V_{DD}=9V$	120	240	ns
关到高/低的输出使能 时间 $\bar{E} \rightarrow Y_n$ ; $\bar{E} \rightarrow Z$	$t_{PZH}$	$\bar{E}=V_{DD}$ (方波); $Vis=V_{DD}$ 见图 12, 图 6, 注 1	$V_{DD}=5V$	140	280	ns
			$V_{DD}=9V$	55	110	ns
关到高/低的输出使能 时间 $\bar{E} \rightarrow Y_n$ ; $\bar{E} \rightarrow Z$	$t_{PZL}$	$\bar{E}=V_{DD}$ (方波); $Vis=V_{EE}$ 见图 11, 图 6, 注 1	$V_{DD}=5V$	140	280	ns
			$V_{DD}=9V$	55	110	ns
动态功耗	$P_D$	见注 3			$\mu W$	

注:

1、 $Vis$ 是 $Y_n$ 或 $Z$ 端的输入电压。 $Vos$ 是 $Y_n$ 或 $Z$ 端的输出电压。

- 2、传输延时的温度系数是：0.35%/°C  
3、动态功耗的计算公式：

电源电压	计算公式
$V_{DD}=5V$	$1000f_i + \sum (f_o \times C_L) \times V_{DD}^2$
$V_{DD}=9V$	$5500f_i + \sum (f_o \times C_L) \times V_{DD}^2$

$f_i$  : 输入频率 (MHz)  
 $f_o$ : 输出频率 (MHz)  
 $C_L$ : 输出负载电容 (pF)  
 $V_{DD}$  电源电压 (V)  
 $\sum (f_o \times C_L)$  : 输出总和

**3.3.6、交流参数2** ( $V_{is} = 0.5V_{DD(p-p)}$  方波)

参数名称	符号	测试条件	典型	最大	单位
方波失真度	$dsin$	通道开; $R_L = 10\text{ k}\Omega$ ; $C_L = 15\text{ pF}$ ; $f_{is} = 1\text{ kHz}$ ; 见图 7	$V_{DD}=5V$	0.25	%
			$V_{DD}=9V$	0.04	%
任意两个通道的串扰	$f_{ct}$	$V_{DD}=9V$ , 见注 1	1		MHz
串扰 ( $\bar{E} \rightarrow A_n$ 或 $Y_n \rightarrow Z$ )	$V_{ct}$	$R_L = 10\text{ k}\Omega$ ; $C_L = 15\text{ pF}$ ; $\bar{E}$ 或 $A_n = V_{DD}$ (方波); 串扰为 $ V_{OS} $ 的峰值; $V_{DD} = 9\text{ V}$ ; 见图 8	50		mV
关断穿透频率	$f_{OFF}$	$V_{DD}=9V$ , 见注 2	1		MHz
导通频率	$f_{ON}$	$V_{DD}=5V$ , 见注 3	13		MHz
		$V_{DD}=9V$ , 见注 3	40		MHz

注：

- $R_L = 1\text{ k}\Omega$ ;  $20\log V_{os}/V_{is} = -50\text{ dB}$ , 见图9
- $R_L = 1\text{ k}\Omega$ ;  $C_L = 5\text{ pF}$ , 通道关断,  $20\log V_{os}/V_{is} = -50\text{ dB}$ , 见图7
- $R_L = 1\text{ k}\Omega$ ;  $C_L = 5\text{ pF}$ , 通道开,  $20\log V_{os}/V_{is} = -3\text{ dB}$ , 见图7

**4、测试线路**

**4.1、导通电阻测试线路图**




图 4、导通电阻测试线路图




图 5、导通电阻 (RON) 与输入电压的对应曲线图

## 4.2、交流测试线路

### 4.2.1、交流参数测试图 1




图 6、交流参数测试线路图

注：

#### 1、元器件说明：

RT：阻抗匹配电阻，与信号源的输出阻抗 $Z_o$ 相匹配

CL：负载电容，包括测试点和探针电容

RL：负载电阻

#### 2、测试数据

测试项	输入		负载		开关 (Switch)
	Vis	tr, tf	CL	RL	
tPHL	VEE	20ns	50 pF	10 kΩ	VDD
tPLH	VDD	20ns	50 pF	10 kΩ	VEE
tPZH, tPHZ	VDD	20ns	50 pF	10 kΩ	VEE
tPZL, tPLZ	VEE	20ns	50 pF	10 kΩ	VDD
其它	脉冲	20ns	50 pF	10 kΩ	open



4.2.2、交流参数测试图 2




图7、方波失真度、关断频率和导通频率测试图




图 8、串扰、逻辑输入输出测试图




图 9、通道间串扰测试图

4.3、时序图




图 10、输入到输出传输延时 (Z 到 Yn 或 Yn 到 Z) 和输出传输时间




图 11、当其他 Y 通道导通时，输入到输出传输延时 (Z 到 Yn 或 Yn 到 Z)




图 12、3 态输出使能和禁止时间

## 重要声明：

华冠半导体保留未经通知更改所提供的产品和服务。客户在订货前应获取最新的相关信息，并核实这些信息是否最新且完整的。

客户在使用华冠半导体产品进行系统设计和整机制造时有责任遵守安全标准并采取安全措施，以避免潜在风险可能导致人身伤害或财产损失情况的发生。

华冠半导体产品未获得生命支持、军事、航空航天等领域应用之许可，华冠半导体将不承担产品在这些领域应用造成的后果。

华冠半导体的文档资料，仅在没有对内容进行任何篡改且带有相关授权的情况下才允许进行复制。华冠半导体对篡改过的文件不承担任何责任或义务。